数字集成电路前端设计就业培训班 |
||||||||||||||||||
 课程目标 |
||||||||||||||||||
通过本课程的学习，使学员在掌握数字集成电路设计的基本要领，熟悉操作系统和硬件描述语言HDL,熟练使用逻辑综合仿真工具和仿真工具，并学会IC设计公司的团队分工与合作，相当于一年以上的数字电路设计水平和经验。 |
||||||||||||||||||
| 培养对象 |
||||||||||||||||||
1.理工科背景，有志于数字集成电路设计工作的学生和转行人员； ★ 可以通过培训快速进去进入IC行业的专业：
|
||||||||||||||||||
| 就业服务 |
||||||||||||||||||
面试笔试题详细讲解 简历打磨 模拟面试 公司内部推荐（部分公司直接安排面试）,秉承16年积累的企业客户合作人脉，2000多家企业和端海建立了长期人才合作关系，若企业有用人需求，我们可以直接内推。 未来职业规划 |
||||||||||||||||||
| 授课方式 |
||||||||||||||||||
在线直播授课+服务器登录实训，也可以线下现场培训。 督导老师每天跟踪学习情况，充分调动你的学习激情。 每天有资深的IC老司机带着你学习做项目， 你唯一需要保障的只是时间和坚持。 |
||||||||||||||||||
| 教学优势 |
||||||||||||||||||
端海教育的数字集成电路设计课程培养了大批受企业欢迎的工程师。大批企业和端海 本课程，秉承16年积累的教学品质，以IC项目实现为导向,老师将会与您分享数字芯片设计的全流程以及Synopsy和Cadence公司EDA工具的综合使用经验、技巧。 本课程，以实战贯穿始终，让您绝对受益匪浅！ |
||||||||||||||||||
| 入学要求 |
||||||||||||||||||
学员学习本课程应具备下列基础知识： |
||||||||||||||||||
| 上课时间 |
||||||||||||||||||
| 最近开课时间：2020年11月30日 | ||||||||||||||||||
| 质量保障 |
||||||||||||||||||
| ☆注重质量 ☆边讲边练 ☆合格学员免费推荐工作 专注高端培训17年，端海提供的课程得到本行业的广泛认可，学员的能力 得到大家的认同，受到用人单位的广泛赞誉。 |
||||||||||||||||||
| 师资团队 |
||||||||||||||||||
| 【赵老师】 大规模集成电路设计专家，10多年超大规模电路SOC芯片设计和版图设计经验，参与过DSP、GPU、DTV、WIFI、手机芯片、物联网芯片等芯片的研发。精通CMOS工艺流程、版图设计和布局布线，精通SOC芯片 设计和版图设计的各种EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有丰富的SOC芯片设计、验证、DFT、PD、流片经验。 熟练掌握版图设计规则并进行验证及修改；熟练掌握Unix/Linux操作系统；熟悉CMOS设计规则、物理设计以及芯片的生产流程与封装。 【王老师】 资深IC工程师，十几年集成电路IC设计经验，精通chip的规划、数字layout、analog layout和特殊电路layout。先后主持和参与了近三百颗CHIP的设计与版图Layout工作,含MCU芯片、DSP芯片、LED芯片、视频芯片、GPU芯片、通信芯片、LCD芯片、网络芯片、手机芯片等等。 从事过DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多种制程analog&digital的电路IC设计， 熟练掌握1.8V，3.3V,5V,18V,25V，40V等各种高低压混合电路的IC设计。 【张老师】 从事数字集成电路设计10余年，精通CMOS工艺流程、版图设计和布局布线，精通VERILOG,VHDL语言， 擅长芯片前端设计和复杂项目实施的规划管理，其领导开发的芯片已成功应用于数个国际知名芯片厂商之产品中。丰富的芯片开发经验，对于现今主流工艺下的同步数字芯片设计技术和流程有良好把握。长期专注于内存控制器等产品的研发，拥有数颗规模超过百万门的数字芯片成功流片经验. ★更多师资力量请见端海师资团队。 |
||||||||||||||||||
◆ 本课程实战演练使用Synopsys公司的DC,PT等工具， ◆ 免费、无保留赠送，教学过程中使用的Synopsys公司和Cadence公司的全套工具和安装方法，而且还赠送已经在VMware Linux下安装好的Synopsys公司和Cadence公司的全套工具（这套工具非常珍贵，费了老师很多心血才全部安装好），让您随时随地，打开电脑就能进行芯片的设计和练习！ |
||||||||||||||||||
| 质量保障 |
||||||||||||||||||
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听； |
||||||||||||||||||
| 数字集成电路前端设计培训班 |
||||||||||||||||||
第一阶段 |
||||||||||||||||||
1. Unix/Linux操作系统使用 重点讲解数字电路设计的综合技术的基本概念，综合流程和工程经验，使学员掌握基于synopsys DC的综合技巧。
内容包括：
综合机理的分析；组合电路和时序电路实现规则和实例分析；基于tcl综合的流程,优化处理和调试技术；综合处理与后端流程的联系；可综合代码技术；需深入研究的内容；LPC 接口模块综合实验
ASIC DFT技术
介绍可测试设计技术，使学员掌握基于Synopsys DFT 的可测性电路设计方法
内容包括：
背景分析；组合电路和时序电路的测试；可测试设计；需深入研究的内容；DFT compile 使用(基于TCL的可测试性设计流程)；LPC接口模块DFT实验
ASIC 静态时序分析技术
介绍静态时序分析技术；使学员掌握基于Synopsysy PrimeTime的静态时序分析技术。
内容包括：
背景分析；电路时序分析的基础内容；工具的使用；静态时序分析模式选择；注意事项及需深入研究的内容；LPC接口模块实验
一致性验证（Formal）技术介绍
介绍一致性验证技术，使学员了解基于Synopsys Formality 的一致性验证方法
内容包括：
背景分析；工具的使用介绍
22.形式验证技术。基于Formality的形式验证方法、基于匹配策略的形式验证技术、基于TCL的形式验证过程。 23、功耗控制技术。基于PrimePower的功耗分析技术，基于Power Compiler的时钟门控技术、基于数字单元库的功耗分析方法、基于TCL的功耗分析等多种功耗分析方法和时钟门控技术的实现。 24、LAYOUT设计流程。基于ASTRO的芯片Layout技术及基于SPEF反标提取的PostLayout相关数字流程，包含在PostLayout中的网表提取、参数提取、形式验证、静态实现验证、门级功能仿真、功耗分析，以及Layout验证（DRC、LVS）等技巧。 25、UWB项目开发过程中的各种电路优化手段。 27、VLSI系统的设计方法学。时序分析法、基于Snopsys EDA Tools Chain实现的完整ASIC设计流程、数字设计库的介绍，分析、创建，及使用。 28、编码及仿真技巧。编码规范、RTL验证仿真技术、门级仿真技术。 29、ASIC设计流程的高级话题。例如跨时钟域信号的处理，同步抚慰电路设计及相关流程处理等设计技巧。 |
||||||||||||||||||
第二阶段 |
||||||||||||||||||
|
加入高级会员获得助教答疑
