FPGA基础培训

借助FPGA在线修改能力，工程师随时修改设计而不必改动硬件电路,大大缩短硬件设计时间；
用NIOSII 能添加功能模块，定制专属的芯片。FPGA能并发处理N路信号，因此信号不需要排队，
在复杂的信号处理应用中非常占优势，高速信号处理，视频图像处理。

培训大纲：
1：FPGA/CPLD简介掌握常用FPGA/CPLD的基本结构；FPGA与CPLD的比较， FPGA/CPLD常用开发工具

2：开发流程需求分析到模块划分； 设计输入到综合优化；实现到时序收敛；仿真测试到板级调试

3：软件开发平台搭建Quartus Ⅱ的安装、ModelSim的安装；基本开发流程概述； 第一个工程实例、工程建与设计输入； 行为仿真 、引脚分配与编译、门级仿真、板级调试

4：VERILOG语言入门能熟练使用VERILOG设计多路选择器和锁存器； 能使用VERILOG设计全加器

5：VERILOG的设计基础了解Verilog HDL； 掌握Verilog HDL的模块中的端口定义，模块的描述方法

6：VERILOG的数据类型和运算符掌握数据类型，运算符，运算符的优先级；掌握逻辑值，线网，寄存器，数字的表示，向量，数组，参数，字符串等

7：VERILOG模块模块的基本概念，模块的例化，模块的测试

8：VERILOG顺序代码块；VERILOG并行代码块两个过程，寄存器变量的过程赋值、线网变量的连续赋值、时序控制

9：VERILOG语言的条件语句掌握if语句，case语句，循环语句与结构说明语句

10：仿真熟练掌握延时模型、固有延时、传输延时、仿真6 ；仿真激励信号的产生； VERILOG测试基准；VERILOG系统级仿真