端海教育集团
全国免费热线:4008699035 微信号:shuhaipeixun
或15921673576(微 信 同 号) Q Q:849322415
首页 课程表 在线聊 报名 讲师 品牌 QQ聊 活动 就业
 
 
   班级规模及环境--热线:4008699035 手机:15921673576( 微信同号)
       坚持小班授课,为保证培训效果,增加互动环节,每期人数限3到5人。
   上课时间和地点
上课地点:【深圳分部】:电影大厦(地铁一号线大剧院站)/深圳大学成教院 【上海】:同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【北京分部】:北京中山学院/福鑫大楼 【南京分部】:金港大厦(和燕路) 【武汉分部】:佳源大厦(高新二路) 【成都分部】:领馆区1号(中和大道) 【沈阳分部】:沈阳理工大学/六宅臻品 【郑州分部】:郑州大学/锦华大厦 【广州分部】:广粮大厦 【西安分部】:协同大厦 【石家庄分部】:河北科技大学/瑞景大厦
最近开课时间(周末班/连续班/晚班):请点击此处咨询在线客服
   实验设备
     ☆资深工程师授课
        
        ☆注重质量 ☆边讲边练

        ☆合格学员免费推荐工作
        ★实验设备请点击这儿查看★
   质量保障

        1、培训过程中,如有部分内容理解不透或消化不好,可免费在以后培训班中重听;
        2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供课后答疑。
        3、培训合格学员可享受免费推荐就业机会。

课程大纲
招生对象
---------------------------------
硬件设计工程师,硬件测试工程师,PCB设计工程师,EMC工程师,PI工程师,SI工程师,项目经理,技术支持工程师,研发主管,研发总监,研发经理,测试经理,系统测试工程师。
课程内容
---------------------------------
课程背景
本课程重点讲解了DDR3_Gbps高速差分SIPI设计,帮助电子行业工程技术人员提高在PCB布线和信号分析方面的专业技能,为企业培养优秀的SI工程师,提高产品质量和可靠性,增强产品在国内国际的市场竞争力。
本课程重点不是“书本上的理论”,而是“工程中该怎么做、为什么这样做”。
既要了解“这个地方有这个问题”,又要知道“这个问题工程上这样处理”。
紧扣工程设计讲解关键知识点,拒绝枯燥的理论堆积,实用为主,直观形象,便于工程师接受。

课程受益
实战应用、真正解决问题,方便落实!明白为什么,更清楚怎么做!
通过本课程的学习你可以在硬件设计,硬件测试,PCB设计,SI设计,PI设计等方面的能力有质的飞跃,本课程的内容帮助你成为业界顶尖的工程师

参加对象
硬件设计工程师,硬件测试工程师,PCB设计工程师,EMC工程师,PI工程师,SI工程师,项目经理,技术支持工程师,研发主管,研发总监,研发经理,测试经理,系统测试工程师。

DDR3_Gbps高速差分SIPI设计课程大纲
第一部分:DDR3高速并行SIPI设
1、DDR3 接口 SI/PI 设计内容
 DDR3 接口介绍
 DDR3 接口信号电源要求
 DDR3 接口SI/PI 设计包含哪些内容?
 如何评价DDR接口信号质量?
 导致眼图恶化的因素
 时序分析ABC
 影响时序的因素
 Timing Budget 示例
2、DQ/DQS  信号组
 了解SSTL的脾气
 ODT和ZQ calibration
 走线阻抗:50欧?  45欧? 40欧? …………
 间距控制:1.5X ?   2X ?   2.5X ?    …………
 如何优化Ron、Z0、ODT组合
 影响时序的因素分析
 扇出长度问题
 走线中途过孔的处理
 怎样规划层叠和参考平面?
3、ADDR/CMD/CNTL_CLOCK信号组
 常用拓扑结构及端接
 摸透Fly-by 结构的脾气 
 链中容性负载的影响
 容性负载补偿
 VTT 上拉电阻的选择
 主干线长度、DDR区域分段长度、尾巴长度等的影响
 驱动器封装引起的波形变化
 DDR芯片封装引起的信号恶化
 DDR芯片扇出过孔的影响
 DDR芯片扇出长度的影响
 Fly-by 结构中不同位置的眼图特点
 Fly-By结构综合优化
 Fly-By结构的等长设置
 Timing Budget: 示例
 影响jitter的因素分析
 T拓扑与端接
4、DDR3接口电源设计
 VDD/VDDQ电源设计
 VTT电源设计
 VREF电源设计
5、信号质量及时序优化要点
 如何选择阻抗
 层叠设置必须注意的问题
 Date lane优化要点
 ADDR/CMD/CNTL/CLK优化要点
 DDR3接口布线优化要点
 VDD/VDDQ电源设计要点
 VTT电源设计要点
 VREF电源设计要点
6、DDR3 接口仿真方法
 仿真设置关键点
 如何解读仿真结果
 信号质量仿真、演示
 眼图质量仿真、演示
 时序仿真、演示

第二部分:Gbps高速差分SIPI设计

1、高速差分设计8个关键控制点
 高速差分互连系统结构
 眼图关键特征参数解读
 高速差分设计8个关键控制点
2、S参数及TDR
 理解S参数
 利用S参数提取信息
 利用S参数 debug
 反射与TDR
 TDR 分辨率
3、耦合干扰问题
 同层线间串扰
 层间串扰
 孔与孔的耦合干扰
 回流路径引起的耦合干扰
 通过电源系统产生耦合干扰
 各种耦合干扰的规避措施
4、抖动问题
 引起抖动的常见因素
 耦合干扰如何影响抖动
 ISI 如何影响抖动
 AC耦合电容如何影响抖动
 阻抗不连续如何影响抖动
 参考平面如何影响抖动
 电源噪声如何影响抖动
 差分对配置如何影响抖动
 差分不对称性影响抖动
5、差分、共模的转换
 详解模态转换
 模态转换对眼图质量的影响
 解决模态转换问题的各种措施
6、互连通道阻抗优化
 阻抗连续性优化内容
 过孔研究及优化
 金手指焊盘特性及优化
 AC耦合电容焊盘优化
7、电源优化设计
 摸透磁珠滤波器的脾气
 L型还是PI型
 负载之间的电源干扰
 优化电源树结构
 电源树优化示例
 SERDES接口模拟电源设计要点
8、交流答疑

 

android开发板
linux_android开发板
fpga图像处理
端海培训实验设备
fpga培训班
 
本课程部分实验室实景
端海实验室
实验室
端海培训优势
 
  备案号:备案号:沪ICP备08026168号-1 .(2014年7月11)...................
友情链接:Cadence培训 ICEPAK培训 EMC培训 电磁兼容培训 sas容培训 罗克韦尔PLC培训 欧姆龙PLC培训 PLC培训 三菱PLC培训 西门子PLC培训 dcs培训 横河dcs培训 艾默生培训 robot CAD培训 eplan培训 dcs培训 电路板设计培训 浙大dcs培训 PCB设计培训 adams培训 fluent培训系列课程 培训机构课程短期培训系列课程培训机构 长期课程列表实践课程高级课程学校培训机构周末班培训 南京 NS3培训 OpenGL培训 FPGA培训 PCIE培训 MTK培训 Cortex训 Arduino培训 单片机培训 EMC培训 信号完整性培训 电源设计培训 电机控制培训 LabVIEW培训 OPENCV培训 集成电路培训 UVM验证培训 VxWorks培训 CST培训 PLC培训 Python培训 ANSYS培训 VB语言培训 HFSS培训 SAS培训 Ansys培训 短期培训系列课程培训机构 长期课程列表实践课程高级课程学校培训机构周末班 端海 教育 企业 学院 培训课程 系列班 长期课程列表实践课程高级课程学校培训机构周末班 短期培训系列课程培训机构 端海教育企业学院培训课程 系列班