班级规模及环境--热线:4008699035 手机:15921673576( 微信同号) |
坚持小班授课,为保证培训效果,增加互动环节,每期人数限3到5人。 |
上课时间和地点 |
上课地点:【深圳分部】:电影大厦(地铁一号线大剧院站)/深圳大学成教院 【上海】:同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【北京分部】:北京中山学院/福鑫大楼 【南京分部】:金港大厦(和燕路) 【武汉分部】:佳源大厦(高新二路) 【成都分部】:领馆区1号(中和大道) 【沈阳分部】:沈阳理工大学/六宅臻品 【郑州分部】:郑州大学/锦华大厦 【广州分部】:广粮大厦 【西安分部】:协同大厦 【石家庄分部】:河北科技大学/瑞景大厦
最近开课时间(周末班/连续班/晚班):请点击此处咨询在线客服 |
实验设备 |
☆资深工程师授课
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
★实验设备请点击这儿查看★ |
质量保障 |
1、培训过程中,如有部分内容理解不透或消化不好,可免费在以后培训班中重听;
2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供课后答疑。
3、培训合格学员可享受免费推荐就业机会。 |
课程大纲 |
一、课程介绍:
高性能FPGA系统的设计实现需要研究包括设计方法学、算法和系统结构、代码优化和综合、设计和实现工具等关键问题。只有学习掌握好这几个方面的知识,并深刻理解他们的关系,才能做到从总体上把握全系统,从而设计出满足要求的高性能数字系统。所谓“会当凌绝顶,一览众山小”正是这样一种感觉。
课程有二条主线,第一条主线围绕“FPGA器件、设计工具和设计方法”。很多FPGA设计者长期处于高不成、低不就的状态,很难在设计能力上进一步提高。课程围绕这条主线,深入探讨了“深入理解FPGA数字系统(含FPGA基本结构和设计流程分析)”、“ISE下的层次化、模块化设计方法学”、“Xilinx 7系列FPGA资源分析”、“Xilinx UltraScale系列FPGA资源分析”和“Vivado下的UltraFast设计方法学”5大主题。第二条主线是“时序约束与优化”。FPGA系统设计实质上是一个同步时序系统的设计,理解时序概念,掌握代码优化与综合技术,正确完整地进行时序约束和分析是实现高性能系统的重要保证。课程按照“从宏观到微观,从顶层到底层”的系统设计原则,以“时序约束”和“时序优化系”为主线,深入探讨了“FPGA时序设计与时序分析”、“面向时序性能的FPGA代码设计与综合技术”、“FPGA高速I/O接口时序设计与分析”和“Vivado下的设计约束、设计分析和时序收敛”4大主题。
课程带领学员从更高和更低的层次上去理解FPGA数字系统的设计问题。在更高的层次上,理解模拟系统与数字系统的关系,理解软件与硬件的关系,理解数字信号处理的本质,理解系统级设计方法学。在更低的层次上,理解各系列FPGA器件的结构和技术特点,理解基本算法的FPGA实现结构,理解最新FPGA技术所带来的新方法和新能力,理解FPGA软硬件协同系统设计工具链。课程实质上是对FPGA结构资源、设计流程、设计工具和设计方法的归纳、总结与升华,使学习者透过表面现象看到FPGA技术的实质,从而为掌握FPGA高级设计技术,实现复杂系统打下基础。
课程讲师均来自相关领域科研一线,具有扎实的理论功底和丰富的实践经验。课程内容结合了国外同类培训课程内容和培训讲师的科研教学实践,理论丰富,实验合理,具有非常强的系统性和实用性,可以引导学员快速提高FPGA数字系统设计水平,更快创建设计,缩短开发时间,降低开发成本。
培训对象:
课程适合于使用FPGA器件进行科研和产品开发的具有中等以上水平的工程技术人员,也适合于相关专业领域具有相当水平的教师和研究生。
工具平台:培训课程使用的所有软硬件工具由培训方提供。根据培训时间和地点不同,软硬件版本会有所变化。
培训大纲
主题1:深入理解数字系统
主题2:深入理解FPGA系统
主题3:Xilinx 7系列FPGA资源分析
主题4:ISE下的“层次化、模块化”设计方法学
主题5:FPGA时序约束与分析
主题6:FPGA高速I/O接口设计
主题7:UltraScale系列FPGA资源分析
主题8:UltraFast设计方法学
主题9:Vivado下的设计约束、设计分析和时序收敛
|
|
|
|
|
|
|