Vivado Design Suite 静态时序分析和 Xilinx 设计约束培训
Vivado Static Timing Analysis and Xilinx Design Constraints

       曙海讲师体系和课程体系历经多年升级，形成了以项目实战经验丰富的工程师为基础，产学研相结合的体系，曙海的学员大部分来自外资企业、上市公司的，研究所的工程师或高校老师，很多学员都参加工作很多年了，这对曙海的讲师形成很高的要求，曙海的讲师队伍名校博士、硕士学历的工程师占绝大多数，他们大部分为上海贝尔，TI德州仪器，华为，中科院，中兴，Xilinx,Intel英特尔,NI公司，Cadence公司,Synopsys，IBM，Altera，Oracle，synopsys，微软，飞思卡尔等大型公司高级工程师，项目经理，技术支持专家，他们有着深厚的专业技能和技术素养，丰富的项目实战经验，基本上都有十多年实际项目经验，开发过多个大型项目。

       针对客户实际需求，案例教学，边讲边练，互动式授课，曙海的专家讲师以专业、敬业的精神，倾囊相授，不辜负每个学员的托付和期望。

       更多师资力量信息请参见端海师资团队，请点击这儿查看。

　    ☆资深工程师授课

        
        ☆注重质量
        ☆边讲边练
        ☆合格学员免费推荐工作

        ☆合格学员免费提供培训证明，提升您的职业资质

        专注高端培训20年，曙海培训的学员素质得到本行业的广泛认可，学员的能力
        得到大家的认同，受到用人单位的广泛赞誉。

        ★实验设备请点击这儿查看★

        1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
        2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
        3、培训合格学员可享受免费推荐就业机会。

Who Should Attend?

Engineers who seek advanced training in using Xilinx tools to improve FPGA performance and utilization while also increasing productivity

Course Outline

?1

• Review of the Vivado Design Suite Static Timing Analysis and Xilinx Design Constraints course
• Design Methodology
• Advanced Timing Analysis
• System-Synchronous I/O Constraints
• Source-Synchronous Constraints
• Lab 1:?Advanced I/O Timing
• Introduction to Pblocks

?2

• Floorplanning Techniques
• Lab 2:?Design Analysis and Floorplanning
• Project-Based and Non-Project Batch Design Flows
• Scripting Using the Project-Based and Non-Project Batch Flows
• Lab 3a:?Scripting in the Project-Based Flow
• Lab 3b:?Scripting in the Non-Project Batch Flow
• Appendix: HDL Coding Techniques