 SystemVerilog验证培训 |
|
班级规模及环境--热线:4008699035 手机:15921673576( 微信同号) |
|
保证培训质量，精品小班，注重实践。 |
 |
|
上课时间和地点 |
上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【北京分部】：北京中山学院/福鑫大楼 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院 【成都分部】：领馆区1号（中和大道） 【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【石家庄分部】：河北科技大学/瑞景大厦 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路） 【广州分部】：广粮大厦 【西安分部】：协同大厦
最近开课时间(周末班/连续班/晚班）：SystemVerilog验证培训：2020年6月15日 |
| 教学优势 |
端海教育的数字集成电路设计课程培养了大批受企业欢迎的工程师。大批企业和端海
建立了良好的合作关系。端海教育的数字集成电路设计课程在业内有着响亮的知名度。
本课程，秉承12年积累的教学品质，以IC项目实现为导向,老师将会与您分享数字芯片设计的全流程以及Synopsy和Cadence公司EDA工具的综合使用经验、技巧。
本课程，以实战贯穿始终，让您绝对受益匪浅！ |
|
实验设备 |
☆资深工程师授课
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
☆合格学员免费提供培训证明，提升您的职业资质
专注高端培训20年，曙海培训的学员素质得到本行业的广泛认可，学员的能力
得到大家的认同，受到用人单位的广泛赞誉。
★实验设备请点击这儿查看★ |
| 师资团队 |
【赵老师】
大规模集成电路设计专家，10多年超大规模电路SOC芯片设计和版图设计经验，参与过DSP、GPU、DTV、WIFI、手机芯片、物联网芯片等芯片的研发。精通CMOS工艺流程、版图设计和布局布线，精通SOC芯片
设计和版图设计的各种EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有丰富的SOC芯片设计、验证、DFT、PD、流片经验。
熟练掌握版图设计规则并进行验证及修改；熟练掌握Unix/Linux操作系统；熟悉CMOS设计规则、物理设计以及芯片的生产流程与封装。
【王老师】
资深IC工程师，十几年集成电路IC设计经验，精通chip的规划、数字layout、analog layout和特殊电路layout。先后主持和参与了近三百颗CHIP的设计与版图Layout工作,含MCU芯片、DSP芯片、LED芯片、视频芯片、GPU芯片、通信芯片、LCD芯片、网络芯片、手机芯片等等。
从事过DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多种制程analog&digital的电路IC设计，
熟练掌握1.8V，3.3V,5V,18V,25V，40V等各种高低压混合电路的IC设计。
【张老师】
从事数字集成电路设计10余年，精通CMOS工艺流程、版图设计和布局布线，精通VERILOG,VHDL语言，
擅长芯片前端、后端设计和复杂项目实施的规划管理，其领导开发的芯片已成功应用于数个国际知名芯片厂商之产品中。丰富的芯片开发经验，对于现今主流工艺下的同步数字芯片设计技术和流程有良好把握。长期专注于内存控制器等产品的研发，拥有数颗规模超过百万门的数字芯片成功流片经验.
★更多师资力量请见端海师资团队。 |
|
|
最新优惠 |
|
◆具体优惠信息，请点击此处咨询在线客服 |
◆ 本课程实战演练使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程，强调实战，实战，还是实战！
◆ 免费、无保留赠送，教学过程中使用的Synopsys公司和Cadence公司的全套工具和安装方法，而且还赠送已经在VMware Linux下安装好的Synopsys公司和Cadence公司的全套工具（这套工具非常珍贵，费了老师很多心血才全部安装好），让您随时随地，打开电脑就能进行芯片的设计和练习！
◆ 赠送每个工具用到的流片厂工艺库和技术文件。
◆ 企业化项目管理方案。
|
|
|
质量保障 |
|
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
3、培训合格学员可享受免费推荐就业机会。 |
端海网校远程授课培训  |
为满足学员由于时间、地域的限制而无法参加端海的培训，端海网校远程培训应运而生，端海的远程培训通过专门的远程上课软件，能和授课工程师实时互动，能达到和面授一样的效果。
端海授课老师会免费提供技术支持，解答学员疑惑。 |
|
SystemVerilog验证培训
|
|
第一阶段 |
课程说明：
SystemVerilog验证是针对数字电路验证技术初/中级学员的课程，是数字电路验证工程师必须掌握的一项基本技能。该课程不仅是对SystemVerilog的语法描述，更重要的是对SystemVerilog OOP技术的理论和用法的归纳，总结和升华，通过SystemVerilog验证课程的学习可以快速成为一名合格的IC验证工程师，构建基于SystemVerilog语言的Testbench，熟练掌握验证流程和验证工作规划，进而为掌握IC高级验证技术打下坚实的基础。
课程大纲：
1.SystemVerilog 验证平台的架构
2.SystemVerilog 语义语法
3.SystemVerilog 并发操作机制
4.Object Oriented Programming (OOP) 面向对象的编程
5.SystemVerilog 内部通信机制
6.SystemVerilog Assertion
7.功能覆盖率统计 |
第二阶段 SystemVerilog VMM |
课程说明：
VMM验证方法学是针对数字电路验证技术高级学员的课程，是数字电路验证工程师需要掌握的一项高级技能。该课程不仅是对VMM验证方法的理论描述，更重要的是对VMM验证方法学的理论和用法的归纳，总结和升华，通过VMM验证方法学课程的学习可以快速成为一名优秀的IC验证工程师。
课程大纲：
1. VMM 验证平台的架构
2. VMM 消息服务机制
3. VMM 数据建模
4. 激励生成与工厂模式
5. 覆盖率统计与自动比较的回调机制
6. 验证方法学使用技巧 |
第三阶段 SystemVerilog UVM 验证 |
课程说明：
UVM验证方法学是针对数字电路验证技术高级学员的课程，是数字电路验证工程师需要掌握的一项高级技能。该课程不仅是对UVM验证方法的理论描述，更重要的是对UVM验证方法学的理论和用法的归纳，总结和升华，通过UVM验证方法学课程的学习可以快速成为一名优秀的IC验证工程师。
本课程适合于使用UVM验证方法学进行科研和IC验证的具有高级水平的学生和工程师，也适合于有志于从事IC验证工作，期望进入IC验证领域的相关人员。参加学习的学员需要具有数字电路的基础知识，掌握数字逻辑仿真技术。
课程大纲：
1. UVM 验证平台的架构
2. UVM 消息服务机制
3. UVM 数据建模
4. UVM component factory and configuration
5. TLM communication
6. UVM callback
7. UVM sequence and sequencer
8. Advance on UVM phase
9. Register Abstraction Layer (RAL) |
第四阶段 |
课程内容 |
- 验证基础和理论知识
- 验证层次和验证计划
- SystemVerilog验证平台
- SystemVerilog验证特性
- EDA环境，仿真工具及Makefile脚本
- 待测设计（DUT）的设计规格介绍
- 配套上机实例
|
- SystemVerilog Interface和Program
- SystemVerilog数据类型
- SystemVerilog 过程语句和子程序
- 配套上机实例
|
- SystemVerilog 面向对象编程基础
- SystemVerilog 随机化
- SystemVerilog线程及内部通信机制
- 配套上机实例
|
- SystemVerilog类的封装、继承和随机
- SystemVerilog功能覆盖率
- SystemVerilog Assertion
- 配套上机实例
|
IP项目实践：SRAM控制器SV验证平台搭建
- AHB 协议简介
- SRAM 时序
- AHB-SRAM控制器设计介绍
- 搭建基于SystemVerilog的验证平台
- AHB-Master的SystemVerilog建模
- AHB-Monitor的SystemVerilog建模
- 创建test cases进行仿真验证
- 课程总结和常见SV面试题分析
|
? |
首 页 培训最新动态
总部李老师