本课程实战演练使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程，强调实战，实战，还是实战！

        免费、无保留赠送，教学过程中使用的Synopsys公司和Cadence公司的全套工具和安装方法，而且还赠送已经在VMware Linux下安装好的Synopsys公司和Cadence公司的全套工具（这套工具非常珍贵，费了老师很多心血才全部安装好），让您随时随地，打开电脑就能进行芯片的设计和练习！

        1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
        2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
        3、培训合格学员可享受免费推荐就业机会。

课程说明：

SystemVerilog验证是针对数字电路验证技术初/中级学员的课程，是数字电路验证工程师必须掌握的一项基本技能。该课程不仅是对SystemVerilog的语法描述，更重要的是对SystemVerilog OOP技术的理论和用法的归纳，总结和升华，通过SystemVerilog验证课程的学习可以快速成为一名合格的IC验证工程师，构建基于SystemVerilog语言的Testbench，熟练掌握验证流程和验证工作规划，进而为掌握IC高级验证技术打下坚实的基础。

课程大纲：

1.SystemVerilog 验证平台的架构

2.SystemVerilog 语义语法

3.SystemVerilog 并发操作机制

4.Object Oriented Programming (OOP) 面向对象的编程

5.SystemVerilog 内部通信机制

6.SystemVerilog Assertion

7.功能覆盖率统计

UVM验证方法学是针对数字电路验证技术高级学员的课程，是数字电路验证工程师需要掌握的一项高级技能。该课程不仅是对UVM验证方法的理论描述，更重要的是对UVM验证方法学的理论和用法的归纳，总结和升华，通过UVM验证方法学课程的学习可以快速成为一名优秀的IC验证工程师。

本课程适合于使用UVM验证方法学进行科研和IC验证的具有高级水平的学生和工程师，也适合于有志于从事IC验证工作，期望进入IC验证领域的相关人员。参加学习的学员需要具有数字电路的基础知识，掌握数字逻辑仿真技术。

课程大纲：

1. UVM 验证平台的架构

2. UVM 消息服务机制

3. UVM 数据建模

4. UVM component factory and configuration

5. TLM communication

6. UVM callback

7. UVM sequence and sequencer

8. Advance on UVM phase

9. Register Abstraction Layer (RAL)